Cadence

在高速数字系统成为主流之前，电路板和集成电路电源轨上经常会使用设计拙劣的电源分配网络（PDN），阻抗高达 250 毫欧。

本文详细介绍阻抗匹配不良导致的问题，以及如何在设计软件中检查准确的匹配。

本文将深入探究近端串扰与远端串扰的差异，了解其产生原理及其与信号交互之间的相互作用。

在本文中，我们将讨论天线阻抗、谐振频率和阻抗带宽，以及如何测量天线阻抗。 

在描述高速运行的数字系统时，噪声容限是最重要的参数之一。通常情况下，噪声容限定义了 I/O 引脚上或接口中可接受的噪声水平

射频功率收集电路采用多种电路技术，旨在以最小电压和电流工作。射频波来自卫星站、无线互联网、无线电台和数字多媒体广播

每当 CMOS VLSI 设计中的逻辑电路切换状态时，都会消耗一些电能，因为晶体管电容会充电到定义的逻辑电平。

阻抗匹配是电路功耗（传输和损耗）的一个基本主题，也是提高整体性能的有效手段。通过移除线路阻抗的电抗元件，阻抗匹配还可以提高电路稳定性

所有 PCB 走线都有一定的电感，但您知道 PCB 走线中的电感对电气行为有何影响吗？

本文将探讨 2.5D 和 3D 封装的差异和应用，以及它们如何彻底改变半导体格局。