技术
<p>在雷雨天气，避雷针会把天空中的闪电引入到大地底下，避免雷电对建筑物，对人的伤害，这是电气概念中“地”的最初由来。</p>
<p>随着人们对电的利用越来越广泛，了解到对于电荷的工作路径需要一个电压的参考点，电流由高电压位到低电压位，这个低电压位就叫做“地”。此时的地电位与之前描述的大地不同，并不代表真正的地球大地，而是一个特定的参考电压点，可以称之为参考电路地。举个例子，比如你家的后山，你会说是高多少米，此时是以你家的地面来做参考得出的高度。而严格来说，应该以海平面作为参考点，描述为此山海拔多少米。这就是参考地和真正大地的区别。</p>
<p>防电磁干扰主要有三项措施，即屏蔽、滤波和接地。往往单纯采用屏蔽不能提供完整的电磁干扰防护，因为设备或系统上的电缆是最有效的干扰接收与发射天线。许多设备单台做电磁兼容实验时都没有问题，但当两台设备连接起来以后，就不满足电磁兼容的要求了，这就是电缆起了接收和辐射天线的作用。唯一的措施就 是加滤波器，切断电磁干扰沿信号线或电源线传播的路径，与屏蔽共同构成完美的电磁干扰防护，无论是抑制干扰源、消除耦合或提高接收电路的抗能力。都可以采 用滤波技术。</p>
<p>电路中的共模干扰源在于共模电压，而共模电压的产生可以归类为传导和辐射两种传播路径。传导是由于电路板中地线的噪声电压产生的，辐射是由于电路或者电缆附近其他电路的辐射感应到目标电路板上产生。因此，在电路设计时，可以从以下几个方面去控制电路中的共模电压，从而减少共模干扰。</p>
<p>现在的开关电源发展的越来越成熟，开关电源它是通过开关管的导通时间来控制输出电压大小以及稳定输出，你也可以理解为类似于PWM调节电压大小一样的道理，高低占空比的大小决定着电压的大小，但是我们经常会发现有时候开关电源的电压会偏高，特别是在空载的时候，但是在输出并联一个电阻之后电压立即拉下来了，达到稳定值，其实这个电阻类似于负载的作用，能够使电压输出稳定，有时候我们经常称之为“假负载”，这个阻值一般是10K左右。</p>
<p>耦合，可以理解为高频信号在空中介质中进行传播。在一定程度上来说，耦合也属于干扰，而在电路系统里面，干扰往往不可取，所以降低干扰的核心设计是降低耦合对应的阻抗。</p>
<p>耦合可以分为几种情况：分别是电源耦合，地线耦合和电容耦合。</p>
<p>作者：苏老师 ，来源：电路设计技能</p>
<p>PCB设计过程中工程师几乎必做的事就是给每个电源管脚（Vcc、Vdd等）加上一个0.1uF的陶瓷电容，并在某些地方加上更大容量的极性电容，几乎成了每天吃饭必定要吃碗米一样的事情了，但Why呢？</p>
<p><strong>法则一：选择正确的网格 - 设置并始终使用能够匹配最多元件的网格间距。</strong></p>
<p>虽然多重网格看似效用显着，但工程师若在PCB布局设计初期能够多思考一些，便能够避免间隔设置时遇到难题并可最大限度地应用电路板。由于许多器件都采用多种封装尺寸，工程师应使用最利于自身设计的产品。此外，多边形对于电路板敷铜至关重要，多重网格电路板在进行多边形敷铜时一般会产生多边形填充偏差，虽然不如基于单个网格那么标准，但却可提供超越所需的电路板使用寿命。</p>
<p><strong>法则二：保持路径最短最直接。</strong></p>
<p>目前，许多大学及科研单位都进行了开关电源EMI(Electromagnetic Interference)的研究，他们中有些从EMI产生的机理出发，有些从EMI 产生的影响出发，都提出了许多实用有价值的方案。这里分析与比较了几种有效的方案，并为开关电源EMI 的抑制措施提出新的参考建议。</p>
<p><strong>开关电源电磁干扰的产生机理</strong></p>
<p>开关电源产生的干扰，按噪声干扰源种类来分，可分为尖峰干扰和谐波干扰两种，若按耦合通路来分，可分为传导干扰和辐射干扰两种。现在按噪声干扰源来分别说明：</p>
<p>1、二极管的反向恢复时间引起的干扰</p>
<p>1、如何选择PCB 板材?</p>
<p>选择PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。</p>
<p>2.差分布线方式是如何实现的?</p>
<p>差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多。</p>
<p><strong>阻抗匹配</strong></p>
<p>阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。</p>
<p>PCB走线什么时候需要做阻抗匹配？</p>
<p>不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为如果信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。</p>
<p>尽管现在的EDA工具很强大，但随着PCB尺寸要求越来越小，器件密度越来越高，PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢?下面介绍PCB规划、布局和布线的设计技巧和要点。</p>
<p><strong>1、确定PCB的层数</strong></p>
<p>电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅数组(BGA)组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。</p>
<p>高速信号目前已经成为PCB设计的主流，以通信产品为代表的电子类产品呈现高速化、高密化的技术发展趋势，给PCB设计工程师带来新的技术挑战。</p>
<p><strong>高速信号PCB设计流程</strong></p>
<p>当前的电子产品设计，需要更加关注高速信号的设计与实现，PCB设计是高速信号最终得以保证信号质量并实现系统功能的关键设计环节。</p>
<p>通过将ECAS系列添加到其多层陶瓷电容器（MLCC）产品系列中，村田制作所进一步扩大了客户可选择的范围。随着电子设备获得越来越复杂的功能，CPU的电源线需要更严格的电压控制等。</p>
<p>小编最近翻墙找EMC相关资料时发现某国外emc大神写的关于ESD的测试报告，该报告对pcb layout非常有参考价值，从实际测试出发，由表象反应理论，因此小编将该英文测试报告翻译并提炼出来呈现给大家，希望此文章对各位硬件工程师有所帮助。</p>
<p>高速PCB设计中，处理高速信号时需要考虑的事项：</p>
<p>1. 层面的选择：处理高速信号优先选择两边是GND的层面处理</p>
<p>2. 处理时要优先考虑高速信号的总长</p>
<p>MLCC型号识别表：</p>
<p><img alt="产品编号" data-entity-type="file" data-entity-uuid="08442308-4218-4d93-b82e-cbdb0e7ed61f" src="/sites/default/files/inline-images/1%EF%BC%8C%E4%BA%A7%E5%93%81%E7%BC%96%E5%8F%B7.jpg" /></p>
<p>1，产品编号</p>
<p>司空见惯的经验性的东西，其实我们都很多都是错的，而这一旦用于设计，产品可靠性可想而知。所以说“电路设计器件选型，先论证其不可行性，慎谈可行性；电子设计比拼的不是谁的设计更好，而是谁的设计更少犯错误”。</p>
<p><strong>误区1、产品故障=产品不可靠</strong></p>
<p>产品出现问题，有时候并不是研发的问题，曾经有案例，面向国内中等以上发达地区的设备，因为在国内用的不错，所以出口到了哥伦比亚，但在那里频频故障，故障的原因在于中国中国大陆中等以上发达地区的海拔都比较低，所以高海拔地区，设备的气密性受到了挑战，设备内外压差增大泄露率增加。</p>
<p>村田通过MEMS技术使该产品达到了小型化，并实现了与晶体谐振器相同的初始频率精度（±20ppm）以上的频率温度特性（160ppm以下）（工作环境：-30〜85℃）。此外，该产品还具有以下3大特征：</p>
