RISC-V

为了帮助开发者更好地理解这一核心机制，SiFive 技术专家在最新的技术文章中深度拆解了 RISC-V 代码模型 (Code Models) 的角色及其优化路径。

近日，国内首颗基于开源 RISC-V 内核设计的车规级 MCU 芯片——紫荆半导体 M100 正式发布。

本文描述了一种新颖的高级指令融合技术，用于在微架构层面融合成对的 RISC-V 指令。该技术在避免引入单独的流水线的前提下，实现了双发射处理器的主要效率优势，同时保持 RISC-V 兼容性。

TL321X系列搭载32位RISC-V内核，最高运行频率达96MHz，搭配128KB SRAM与大容量Flash，轻松应对复杂数据处理需求。

CCFC3009PT采用RISC-V架构6+6核设计，算力超过10000DMIPS（6个运算主核+6个锁步核，也可以根据用户需要解耦配置主核与锁步核数量）

RISC-V架构以其开放性和高度可定制的特性，正在重塑处理器设计格局。然而，这种灵活性也带来了显著的验证挑战，使其验证复杂度远超传统固定架构处理器。

玄铁 E901 通过深度低功耗优化设计，单位能效比提升 48%，动态功耗减少 48%，同时深度睡眠模式保证了设备在待机状态下的超低功耗

亦芯微电子正式发布支持SIMD的混合计算兼容型RISC-V后量子密码SoC芯片ECPQ80HP，该芯片基于28nm工艺设计与实现，内置芯来科技RISC-V N300处理器内核

该系列芯片集成了指纹识别加速、RFID卡识别、BLE、触摸按键、语音播报等核心功能，具有很高的集成度。

RISC-V可灵活的被设计并用于各种形式的处理器，如xPU/MPU、AI加速器NPU、GPU、FPGA、MCU等