信号链由放大器、数据转换器、接口、时钟及定时器等多个核心组件构成。其核心目标是通过对实时信息的采集与处理，实现数据获取或系统控制。随着汽车电子、工业和服务器的飞速发展，如何在高噪声、高精度要求的复杂环境下构建稳健的信号链设计，已成为设计工程师面临的核心挑战。
2007年，德州仪器 (TI) 的信号链专家开始在《Electronic Design News (EDN)》杂志上推出了“信号链基础知识”（Signal Chain Basics）系列文章，深入剖析了模拟信号链的工作原理。我们从中选出了10篇文章，穿透复杂的电路图，从基础架构出发，逐步深入，结合当下高性能设计和系统级优化的需求，带您从理论到实战，更全面地掌握信号链设计的要领。
引言
在设计中，可能有多种原因需要拆分电压轨。例如，设计中包含需要双极电源的传感器或 IC，或者需要充分利用双极输入模数转换器 (ADC) 的动态范围。分离电压轨的另一个原因是，在单电源轨设计中，需要使用一个中电源轨偏置电压。
“电源轨分离器”一词描述了为电路建立一个新的 0 V 基准点，通常是将单电源轨的电源电压 (VDD) 对半分，即除以 2。总可用电压保持不变，但可以将其视为以新的 0 V 参考点为中心，上下对称分布为 ±VDD/2 的双极电源，称为“虚拟接地”。
产生新虚拟接地的电源轨分离器必须能够提供或灌入负载电流，并且在输出端具有容性去耦负载的情况下保持稳定。实现虚拟接地的一种方法是使用配置为单位增益缓冲器的运算放大器 (op amp)。
单位增益稳定放大器
运算放大器缓冲器的输入电压来自电阻分压器，该分压器设置为电源电压的一半 (VDD/2)。该分压器通过 C3 进行去耦，使其不受 VDD 上的噪声或纹波的影响（图 1）。加入 R3 可能会限制流入运算放大器同相引脚的任何电流。当 VDD 上升或下降时，以及 C1、C2 和 C3 电容器充电或放电时，都会产生该电流。
图 1 电压轨分离器利用运算放大器示意
因此，运算放大器的输出为 Vsplit = VDD/2。与电源轨类似，缓冲器的输出应进行电容去耦。然而，大多数运算放大器在输出负载电容达到几十皮法时就可能出现不稳定，因此需要采用额外的方法来保证其稳定性。
因此，应选择一款固有稳定且输出负载电容无限的运算放大器。在本设计案例研究中，选用 OPA994，它会自动检测其输出端的负载电容，并优化其内部补偿，从而支持较大的输出电容器。同时，如数据手册曲线所示，在不同 VDD 条件下，该器件仍可在提供或灌入数十毫安负载的情况下维持 VDD/2 的输出。
考虑到温度、电源电压波动的最坏情况影响，以及器件是拉电流还是灌电流，最大拉电流或灌电流的安全值为 ±30 mA。通过参考数据手册中与应用场景对应的曲线，可以提高此 ±30 mA 电流。
我们在 TINA-TI 仿真软件中仿真了 OPA994 轨分离器，以验证其输出频率的响应稳定性。图 2 的波特图显示，在 16.65 kHz 的截止频率下，相位裕度为 66.7 度，表现为稳定响应。为了实现这种响应，OPA994 会自动将其带宽从 18 MHz 降至 16.65 kHz。
图 2 OPA994 的波特图仿真结果展示了其输出至反相输入的响应
我们对图 1 进行了时域仿真，并在输出施加了负载瞬变（图 3）。具体操作是在 Vsplit 与原始 0 V 之间接入一个 120 Ω 电阻负载，在 t = 2 ms 时施加负载，并在 t = 6 ms 时移除。同时，在 VDD 与 Vsplit 之间接入第二个 120 Ω 电阻负载，在 t = 4 ms 时接入，并在 t = 8 ms 时移除。该 120 Ω 负载为 2.5 V，电压下的瞬态负载电流约为 21 mA。
图 3 仿真展示了如何将负载瞬态应用到输出端
该仿真的目的是观察 Vsplit 的电压偏差，并以良好的阻尼响应为标志来检查系统稳定性。在大多数应用中，负载瞬变会小得多，因此本次仿真展示的是一种最坏情况。从结果可以看出，响应阻尼良好。对于 21 mA 的负载阶跃（拉电流或灌电流），输出偏差为 9 mV，恢复时间为 0.37 ms。
基准运算放大器
在实际应用中，所供电的负载通常是运算放大器信号链。在图 4 所示的 TINA-TI 仿真中，OPA171 运算放大器以 OPA994 的 Vsplit 虚拟接地输出为参考。OPA171 运算放大器配置为增益为 –100 的反相放大器。OPA171 的电压输入 (VIN) 为 ±20 mV 的峰值正弦波，同样以 Vsplit 为基准。
图 4 上图展示了 OPA994 双电源轨和OPA171 反相放大器仿真
图 5 的仿真输出表明，OPA994 (ILOAD) 仅提供少量电流（±20 μA），且对 Vsplit 电源轨的干扰可忽略不计。OPA171 的静态电流由 VDD 向 0 V 方向提供，而 OPA994 分离电源轨提供或灌入的唯一电流来自以 Vsplit 为基准的输入和输出信号。
图 5 仿真输出表明，OPA994 仅提供少量电流，且对 Vsplit 电源轨的干扰可以忽略不计
OPA171 的输出为 ±2 V，同时由于运算放大器的输入偏置电压乘以其噪声增益（即 101 倍增益），还会叠加一个额外的输出电压分量。OPA171 的共模抑制比可抑制 Vsplit 上的干扰或偏移。
我们对图 1 所示的电路进行了测试，并在 Vsplit 到原始 0 V 之间接入 120 Ω的开关负载，以评估负载瞬态响应。图 6 展示了交流耦合的 Vsplit 输出，其峰值偏差为 4 mV，与仿真结果一致。
图 6 测试结果显示了 120 Ω 负载的输入和输出
随后，我们对图 4 所示的电路进行了测试，使用 ±20 mV、1 kHz 的正弦波输入。图 7 的测试结果显示，输出为 ±2 V（相对于 Vsplit 虚拟接地），并叠加了由运算放大器输入偏置电压引起的偏移。
图 7 上图显示了输入为 ±20 mV 的OPA171 输出 (G = –100)
与所有运算放大器类似，Vsplit 输出失调电压随负载电流变化。图 1 展示了相关仿真结果，而图 8 则显示了在 ±40 mA 负载范围内的测试结果，在该负载范围内存在 14 mV 偏差。
图 8 展示了 Vsplit 随负载电流变化的情况
在 0 mA 时出现的 3 mV 失调电压来源于运算放大器的失调电压，以及来自 R1、R2 和 R3 电阻器中的输入偏置电流所产生的失调电压。在运算放大器的反馈路径中添加一个电阻器，其阻值等于分压电阻 (R1//R2) 与 R3 (6 kΩ) 的并联组合，可抵消由偏置电流引起的失调电压。
应对电源轨分离挑战
拆分电压轨看似简单，但输出端的电容将会迅速增加设计复杂度。OPA994 的电源电压范围为 2.7 至 32 V，可以分离共电压轨，包括 3.3 V、5 V、12 V 和 15 V。由于电阻分压器位于外部，还可以根据需要实现不等分压。该器件在大输出电容下仍能保持稳定，响应特性具有良好的阻尼，并对负载瞬态表现出良好的阻尼响应和充足的相位裕度。
文章来源：德州仪器