信号链由放大器、数据转换器、接口、时钟及定时器等多个核心组件构成。其核心目标是通过对实时信息的采集与处理，实现数据获取或系统控制。随着汽车电子、工业和服务器的飞速发展，如何在高噪声、高精度要求的复杂环境下构建稳健的信号链设计，已成为设计工程师面临的核心挑战。
2007年，德州仪器 (TI) 的信号链专家开始在《Electronic Design News (EDN)》杂志上推出了“信号链基础知识”（Signal Chain Basics）系列文章，深入剖析了模拟信号链的工作原理。我们从中选出了10篇文章，穿透复杂的电路图，从基础架构出发，逐步深入，结合当下高性能设计和系统级优化的需求，带您从理论到实战，更全面地掌握信号链设计的要领。
引言
差分放大器是一种常见且实用的电路，广泛应用于从工厂自动化到电动汽车系统的各类场景。这主要是因为在嘈杂环境中，为设计添加共模滤波和差模滤波非常有用。
本文将比较两种分立式差分放大器的滤波方法。如图 1 所示的实现方案 A 常见于传统系统，但可能存在一些设计缺陷。如图 2 所示的实现方案 B 通过改进，可降低实现方案 A 中常见的放大器电路误差问题。但为什么这种改进是必要的？图 2 中做出的改动又是如何优化电路性能的呢？
图 1 差分放大器实现方案 A 在传统系统中很常见
图 2 差分放大器实现方案 B 可缓解实现方案 A 中的潜在误差
首先，让我们简要回顾一下环路稳定性及其在放大器电路中产生不稳定的原因。影响运算放大器稳定性的主要因素有三个：
- 固有相移
- 外部相移
- 上述两类相移在工艺、温度和元件容差变化下产生的随机变化
相位裕度反映了系统在面对随机和不可预测变化时的稳健程度。从固有特性来看，放大器反相反馈路径本身会产生 180 度的相移，同时放大器开环增益中的主极点会引入 90 度的相移。高频极点或非显性极点通常会引入约 20 至 40 度的相移，但具体数值会因设计不同而有所变化。
外部相移是指外部元件在反馈回路中引入的相位滞后。
在工艺、温度以及元件容差变化的影响下，非显性极点以及外部元件可能引入不同程度的相移量，从而使相位裕度不足的设计出现不稳定。图 3 从整体层面展示了这种环路稳定性的变化，而图 4 则给出了更为详细的呈现。
图 3 环路相移从宏观层面反映系统的稳定性
图 4 环路相移的详细阐述
单位增益稳定放大器
单位增益稳定放大器在作为缓冲器使用、噪声增益（或同相增益）为 1 时即可保持稳定，并且随着增益提高，其相位裕度还会进一步增加。尽管差分放大器带来的额外增益有助于提升相位裕度，但若在反馈回路中引入更多外部容性负载，可能会使放大器变为临界稳定甚至完全不稳定。
在运算放大器的数据手册中（图 5 为示例），通常会给出相位裕度的规格参数，但该参数适用于特定的负载电容器和负载电阻器。
图 5 LM2904B 运算放大器的数据手册中给出了相位裕度规格
如果这些条件发生变化，相位裕度也会随之改变。随着容性负载的增加，负载电容与放大器的内部输出阻抗相互作用，在反馈回路中引入一个极点，从而导致相位滞后。
在实现方案 A 中，放大器的内部输出阻抗与反馈电阻串联，随后在反馈回路中形成电阻-电容 (RC) 延迟。这种结构相比单纯的输出电容性负载，会在反馈回路中引入更显著的相位滞后。
即使在实现方案 A 中仅放置差分电容 C1，也可以通过小信号等效电路观察到额外的相位滞后。图 6 是一个简化模型，尽管进行了简化，但有助于理解其基本行为。在这种情况下，由于同相输入是一个直流值（在小信号分析中视为接地），C1 等效为反馈回路中的接地电容器，仍会通过引入相位滞后而降低环路稳定性。
图 6 对运算放大器的简化模型有助于理解其基本行为
通过这种方式分析电路，可以看出实现方案 A 的一个潜在风险。对于集成仪表放大器和集成差分放大器而言，差分和共模滤波的标准实现方案通常为实现方案 A。那么，为什么在这些器件中加入电容不会对性能产生负面影响？原因是电容并未置于反馈回路中，因此不会向环路引入相位滞后。
三放大器仪表器件仅在外部连接同相输入，因此在同相输入上添加电容不会降低相位裕度。图 7 展示了仪表放大器的内部原理图，可以看出在 +IN 或 –IN 端添加电容不会影响反馈回路。
图 7 仪表放大器的简化内部结构示意
图 8 展示了集成差分放大器的内部原理图。该集成差分放大器在输入电容与放大器的反相输入之间设置了一个电阻器（RIN），用于将反相输入端以及随后的反馈环路与滤波电容器引入的相位滞后隔离开来。
图 8 集成差分放大器的简化内部结构示意
这一原理同样说明了图 1 中实现方案 B 为何优于实现方案 A。
图 1 中的 R5 将反相输入与 C1 和 C3 引入的相位滞后进行隔离。即使这些电容器的值发生变化，该电阻仍有助于维持环路稳定性。如果 C1、C2 和 C3 的值足够小，实现方案 A 并不一定会变得不稳定。事实上，运算放大器内部本身就存在类似的电容器。
查看图 9 中 TLV9002 运算放大器的数据手册，可以看到其具有 5 pF 的差分电容和 1.5 pF 的共模电容。这些电容并非刻意设计，而是输入差分对栅极上存在的寄生电容。
图 9 数据手册列出了差分和共模电容的规格。
在运算放大器的输入端直接添加外部滤波电容器，会与现有寄生电容并联，从而增大等效电容。这种情况不一定总会导致电路不稳定，但仍会对相位裕度产生负面影响。
滤波器电容器效应
接下来，我们将分析在不同实现方案中，滤波电容对电路相位裕度的影响。图 10 展示了该电路的仿真结果。仿真是在 PSpice 中进行的。该项目有助于对多种不同的放大器实现方案进行稳定性仿真。
图 10 使用 PSpice for TI 对差分输入电容器执行交流分析
在 PSpice for TI 中使用 PARAM 模块，可以轻松地为元件分配变量值。具有变量值的元件用花括号 {} 表示，并在 PARAMETERS: 语句下进行分配。
图 11 和图 12 分别展示了放大器反馈环路的波特图以及反馈环路的相位裕度。当 Cfilt_d 取较小值 (10 pF) 时，该电路的相位裕度为 88 度，高于建议的 45 度相位裕度。因此，该电路是稳定的。
图 11 10pF 差分电容器电路的波特图 (Cfilt_d = 10 pF)
图 12 为图 10 所示电路的相位裕度计算结果
图 13 展示了当 Cfilt_d 从 1 pF 增加到 100 nF 时，该电路的相位裕度变化情况。相位裕度显著减小，并渐近趋于 0。当输入之间的电容达到约 1 nF 时，该电路的相位裕度将低于 45 度。
图 13 该曲线展示了随着差分滤波器电容器的增大，相位裕度的参数分析结果
波特图和相位裕度
现在，让我们分析实现方案 A，图 14 中已将其配置为开环交流分析，并对所得相位裕度进行测量。
图 14 差分放大器实现方案 A 的 PSpice 原理图
图 15 和图 16 分别展示了反馈回路的波特图以及计算出的相位裕度。
图 15 为图 14 所示电路的波特图
图 16 根据图 15 所示的波特图
计算出的相位裕度
当差分电容为 75 nF、共模电容为 7.5 nF 时，实现方案 A 的相位裕度为 –0.131 度，电路将处于不稳定状态。为了在实现方案 B 中建立等效电路，需要将 R2 和 R3 分为一半（分别变为 R2 和 R8，以及 R3 和 R9），并将 Cfilt_cm 和 Cfilt_d 加倍。通过将电阻值减半并将电容值加倍，可以在保持电路增益不变的同时，使滤波器截止频率维持一致。
图 17 通过采用实现方案 B，在功能上等效于实现方案 A。
图 17 差分放大器实现方案 B 的
PSpice for TI 原理图
实现方案 B 中，共模滤波电容器为 15 nF，差分滤波电容器为其 10 倍，即 150 nF。该电路的功能等同于实现方案 A。将 Cfilt_d 设置为 Cfilt_cm 的 10 倍，可在进行参数化分析时仅需扫描一个变量，同时保持 Cfilt_d 与 Cfilt_cm 之间的相对大小。
在仿真移动滤波器频率时，对 Cfilt_cm 进行参数扫描（范围为 1 pF 至 100 nF），同时 Cfilt_d 对应从 10 pf 扫描至 1 µF。即使在最不利情况下（300 pF），相位裕度也始终不低于 70 度。需要注意的是，R8 必须足够大，才能将反馈环路与滤波器电容隔离开来。
图 18 随着共模滤波器电容器增大时
相位裕度的参数分析结果
可以通过参数分析法来评估 R8 的最小可接受尺寸。在对 R8 和 R9 进行扫描时，保持输入滤波器 RC 常数和增益不变，可获得等效比较，即确保 R2 与 R8 之和等于 1 kΩ，且 R2 与 C3 的乘积保持在 7.5e-6。这些规则保留了图 17 中电路的相对尺寸。图 19 展示了随着 R8 和 R9 逐渐减小，相位裕度的变化曲线。
图 19 随着 RIN2 的减小，
相位裕度的参数分析结果
对于该设计，任何小于 75 Ω 的 R8 值都会导致相位裕度小于 45 度，这将被视为微小稳定。这表明实现方案 A 存在潜在缺陷，而实现方案 B 有助于解决这些问题。
两项设计注意事项
在比较分立式差分放大器的滤波方法时，设计工程师可以降低放大器电路常见实现方案中的误差风险。在为放大器电路添加输入滤波时，应重点考虑以下两点：
首先，避免将输入滤波电容器直接连接到 IN–，包括连接在输入之间或直接接地的情况。
其次，确保 IN– 与滤波电容器之间的电阻足够大，以将滤波器的电容性负载与反馈环路隔离开来。
在信号链设计中，你认为最难攻克的“痛点”是什么？欢迎在评论区留言和交流！