<p>路由器是家家户户的必备品，其主板包含了USB、LAN、SDRAM、2.4G、WIFI等模块，这些模块当中涉及的的点有RF、USB Differential、ESD、WIFI、50欧姆阻抗、90欧姆阻抗等等，今天就路由器布局布线需要注意的点做个简单的探讨。</p>
<p><strong>网口变压器</strong></p>
<p>在以太网设备中，通过PHY连接RJ45时，中间都会加一个网络变压器。其中间抽头有些接电源，而有些接地，电源值又不一样，3.3V，2.5V，1.8V都有。这样就会导致很大的电流从电势高的设备流向电势低的设备。为了解决以上问题Transformer(隔离变压器)这个器件就应运而生，它把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号，并且通过电磁场的转换耦合到连接网线的另外一端。这样不但使网线和PHY之间没有物理上的连接而换传递了信号，隔断了信号中的直流分量,还可以在不同0V电平的设备中传送数据。</p>
<img alt="网口变压器" data-align="center" data-entity-type="file" data-entity-uuid="adeb2c0e-0227-4840-ab68-c42b37305e23" src="/sites/default/files/inline-images/1_38.png" />
<p><strong>1. 基本工作原理：</strong></p>
<p>当差模信号经过隔离变压器时的信号流向：</p>
<img alt="当差模信号经过隔离变压器时的信号流向" data-align="center" data-entity-type="file" data-entity-uuid="e456373c-d817-4033-88ed-212d770e940c" src="/sites/default/files/inline-images/2_36.png" />
<p>共模信号经过隔离变压器时的信号流向：</p>
<img alt="共模信号经过隔离变压器时的信号流向" data-align="center" data-entity-type="file" data-entity-uuid="4448ecbd-d2b0-4f5e-8a15-c501874b869a" src="/sites/default/files/inline-images/3_36.png" />
<p>当共模信号经过隔离变压器时，由于线圈两端的电压极性相同，不会形成电流。故不会将共模信号传递至次级线圈。但是线园间的耦合电容Cww为共模信号的传递提供了通路：</p>
<img alt="Cww为共模信号的传递提供了通路" data-align="center" data-entity-type="file" data-entity-uuid="01c8b7cc-f612-4f07-868e-7bad9e58d2af" src="/sites/default/files/inline-images/4_31.png" />
<p>隔离变压器的共模信号抑制</p>
<p>为了防止主级线圈上的共模信号传递至次级线圈，在主级线圈中添加中心抽头为共模信号的泄放提供通路，（大部分时候中心抽头增加滤液电路并不能很好的抑利共模干扰信号，因此很多工程师会选择带共模电感的隔离变压器，或者在网口差分信号走线上预留共模电感的位置）：</p>
<img alt="在网口差分信号走线上预留共模电感的位置" data-align="center" data-entity-type="file" data-entity-uuid="739eda96-f206-4ad8-b3bb-bd615848ae36" src="/sites/default/files/inline-images/5_26.png" />
<p>结论：以太网设计中隔离变压器在满足功能（差分信号传输）前提下，不仅能对后端电路起到抗扰防护作用，还能抑利共模辐射噪声。因此隔离变压器是以太网口的标配设计。</p>
<p><strong>2. 作用：</strong></p>
<p>增强信号，使其传输距离更远；</p>
<p>使芯片端与外部隔离，抗干扰能力大大增强，而且对芯片增加了很大的保护作用（如雷击);</p>
<p>当接到不同电平（如有的PHY芯片是2.5V,有的PHY芯片是3.3V）的网口时，不会对彼此设备造成影响。</p>
<p>共模抑制；</p>
<p><strong>3. PCB设计时注意事项：</strong></p>
<p>网络变压器下方所有层挖空。</p>
<p>网络变压器下方禁止穿过与网络变压器无关的信号线。</p>
<p>网口GND，单独铺铜，与GND铜皮间隔(大于80mil)。</p>
<img alt="挖空下方所有层铜皮" data-align="center" data-entity-type="file" data-entity-uuid="11e13e0d-be80-4f59-bd3a-56c909128e2a" height="111" src="/sites/default/files/inline-images/6_25.png" width="701" />
<p>挖空下方所有层铜皮</p>
<img alt="网口（RJ45）单独铺铜" data-align="center" data-entity-type="file" data-entity-uuid="365ce976-3553-4770-8e2e-cb641684b4d5" height="273" src="/sites/default/files/inline-images/7_25.png" width="710" />
<p>网口（RJ45）单独铺铜</p>
<img alt="铺铜间距" data-align="center" data-entity-type="file" data-entity-uuid="af403b2d-8a95-45c4-9b5c-e4ca2126842f" src="/sites/default/files/inline-images/8_17.png" />
<p>铺铜间距</p>
<p><strong>天线</strong></p>
<p>天线布局</p>
<img alt="天线布局" data-align="center" data-entity-type="file" data-entity-uuid="05d14482-10db-4fd8-b8b2-23998a52806a" height="311" src="/sites/default/files/inline-images/9_15.png" width="611" />
<p>分支路布局，走线必须为直线（π型滤波）</p>
<p>天线器件布局所在的层，需挖空铜皮，周围（>10mil）包地（最好立体包地）。如果多层板，需要挖空与天线所在的层以及与其相邻的层。（隔层参考）为了控制阻抗，增加阻抗计算的介质厚度。</p>
<p>天线所在的地方，禁止其他与天线信号无关的信号线穿过。</p>
<p>天线走线线宽（10mil~20mil）。</p>
<p>天线用圆弧走线。</p>
<p>天线滤波电容靠近天线接口摆放。</p>
<img alt="10" data-align="center" data-entity-type="file" data-entity-uuid="79540ebd-840e-46e4-b90e-39ddf703e487" height="288" src="/sites/default/files/inline-images/10_18.png" width="658" /><img alt="11" data-align="center" data-entity-type="file" data-entity-uuid="5fbc80ac-0cb8-402c-a4be-0a85d66981e0" height="389" src="/sites/default/files/inline-images/11_20.png" width="670" /><img alt="12" data-align="center" data-entity-type="file" data-entity-uuid="5b9d9127-4bde-4309-82d5-787df5384a8e" height="436" src="/sites/default/files/inline-images/12_15.png" width="670" />
<p>隔层参考，挖空顶层以及相邻GND2层，第三层做参考层。</p>
<img alt="13" data-align="center" data-entity-type="file" data-entity-uuid="c2d94445-acdb-4346-8dbb-07f537517056" height="376" src="/sites/default/files/inline-images/13_12.png" width="524" />
<p>π型滤波天线布局，走直线，弧线过渡，挖空，包地。</p>
<img alt="14" data-align="center" data-entity-type="file" data-entity-uuid="4a4e36e1-4ade-4c28-bfc5-f58cba382944" height="267" src="/sites/default/files/inline-images/14_10.png" width="629" />
<p><strong>时钟</strong></p>
<p>1. 晶振布局走线</p>
<p>靠近芯片摆放，使芯片稳定工作；</p>
<p>π型摆放，走类差分线并且加粗；</p>
<p>包地处理</p>
<img alt="15" data-align="center" data-entity-type="file" data-entity-uuid="daf4f3ca-0870-4b0e-aa1d-76883a021b45" height="269" src="/sites/default/files/inline-images/15_10.png" width="650" /><img alt="16" data-align="center" data-entity-type="file" data-entity-uuid="a47b7280-d6a8-4c42-bf35-9e2b777b8fa9" height="232" src="/sites/default/files/inline-images/16_11.png" width="638" />
<p>时钟线（-CLK）包地处理。</p>
<p>为方便大家观看，制成了一张思维导图，如图：</p>
<img alt="思维导图" data-align="center" data-entity-type="file" data-entity-uuid="3e7bea46-9ab7-4b2c-8805-ff0942c40cf5" height="370" src="/sites/default/files/inline-images/17_5.png" width="645" />
<p>文章转载自：<a href="https://mp.weixin.qq.com/s?__biz=MzU1Nzc2NjMwMg==&mid=2247486196&am…;志博PCB</a></p>