<p>微信公众号 | 高速先生</p>
<p>文作者| 刘为霞</p>
<p> “DDR4跑2400，等长控±25mil，时序有没有问题？”</p>
<p> “正常操作，没有问题”</p>
<p> “那时序差260ps有没有问题？”</p>
<p> “那怕是药丸”</p>
<p> “那等长控±25mil，时序差260ps有没有问题？”</p>
<p>瞬间这个问题就把我惊出了一身冷汗，我们的layout工程师，真是各种操作秀到人头皮发麻。虽然在SI领域还是个小学生，但我也知道等长相差在25mil左右时，时序是不可能相差260ps的。</p>
<p>我们的layout工程师也知道，按照常规操作来讲，普通FR4级别的板材，时序和长度换算的经验公式是1ps≈6mil。像这种脱离常识的事情必须要用事实说话，于是反手就发了一张图，长度和时间如下图所示。</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="a0bf38d0-11d9-421e-8754-c14911864fa1" height="189" src="/sites/default/files/inline-images/1_27.jpg" width="495" />
<p> </p>
<p>从上面的图上看来，信号之间的长度差只有4mil的情况下，时序相差266ps，这真的是刷新了三观。</p>
<p>但是事实摆在了眼前，那就需要找到导致这种情况的原因了。等长不等时的情况虽然存在，但是目前还是设计阶段，时序差距又如此离谱，所以设置出现问题的可能性比较大。首先怀疑是不是pin delay时间没有填正确引起的，检查了PIN delay的设置。嗯，意料之中，PIN delay开关是打开的，问layout工程师，是不是pin delay没有填写正确，结果回复是软件中没有填pin delay的相关参数，这个可能性pass了。</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="730099ae-f456-4b2c-9d84-28db894a6f17" height="352" src="/sites/default/files/inline-images/2_25.jpg" width="389" />
<p> </p>
<p>既然不是软件设置问题，那么把时间短的网络高亮，看看具体的走线情况，如下图所示，发现所有时序参数比较小的网络都集中在了第十层，如下图所示。</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="56ac05cf-3c8a-4f3c-bddc-de3011dbcfd6" height="388" src="/sites/default/files/inline-images/3_22.jpg" width="442" />
<p> </p>
<p>发现上面这个情况时，感觉到离真相只有一步之差了，但是又有一层纸挡在中间，感受不到那一闪而过的灵感。从头开始捋一下这个过程。从时序和长度的换算公式开始，看影响因素有哪些。下面是传输线在介质中的传输速度公式：</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="78c0d738-b684-49fd-bf9c-0ef5d762ff61" src="/sites/default/files/inline-images/4_22.jpg" />
<p> </p>
<p>影响因素两个，一个是相对导磁率，一般不含铁磁体的介质材料，这个参数都为1；另一个是相对介电常数，这个和材料参数的设置有关系，可以在软件的层叠设置中体现。检查一下层叠，看这个参数的设置是否有问题。如下图所示，果然，DK的设置是有部分不正确的。</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="4dd09d0c-e258-462e-bbff-f8459a810ffc" height="211" src="/sites/default/files/inline-images/5_20.jpg" width="476" />
<p> </p>
<p>将DK按照设计的层叠重新正确填写后，时序回复了正常，如下图所示。</p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="9bd81cfa-97ca-47df-a4ab-220d98c6f399" height="167" src="/sites/default/files/inline-images/6_19.jpg" width="493" />
<p> </p>
<p>所以其实这种等长不等时的情况，实际上延时的误差并不存在，是软件设置欺骗了你，实际的板子生产后，并不会有这种延时差距。虽然不会带来什么影响，但是这个情况的出现，可能会让设计人员吓自己一跳，以致夜不能寐，于是就有了开头的提问。</p>
<p>下面是文末彩蛋时间，设计中的层叠参数正确填写是很有必要的，影响不仅是时序方面，还可以根据这些参数用软件直接算阻抗，如下图所示，这是软件自带的一个小功能，可以计算传输线的阻抗和电容，电感参数。 </p>
<img alt="揭开一个等长不等时的“骗局”" data-align="center" data-entity-type="file" data-entity-uuid="62a6d879-0e1a-4316-b231-c45dc113191f" height="270" src="/sites/default/files/inline-images/7_15.jpg" width="517" />
<p>来源：<a href="https://mp.weixin.qq.com/s/vjrOrYjRcI6X5SoE6OoLKg"> 高速先生</a></p>