<p>1.层面的选择：处理高速信号优先选择两边是GND的层面处理</p>
<p>2.处理时要优先考虑高速信号的总长</p>
<p>3.高速信号Via数量的限制：高速信号过孔数不要超过2个，换层时加回流地过孔，如图</p>
<img alt="高速信号Via数量的限制" data-align="center" data-entity-type="file" data-entity-uuid="4cff4d1d-e16e-43e8-9e9f-1d160bf92052" src="/sites/default/files/inline-images/01_24.png" />
<p>4.高速信号在连接器内的走线要求：</p>
<p>1）在连接器内走线要中心出线。</p>
<p>2) 如果高速信号在连接器有一端信号没有与GND 相邻PIN时，设计时应就近加回流地孔。</p>
<p>5.高速信号应设置不耦合长度及本对信号的长度误差，在做长度误差时须考虑是否要加PINDELAY。</p>
<p>6.高速信号处理时尽量RX和TX走在不同层，如果空间有限，需收发同层时，应加大收发信号的距离至少4W以上。</p>
<p>7.高速信号离12V 要有180 MIL的间距要求，距离时钟信号65mil</p>
<p>8.反焊盘的要求：（反焊盘的大小要根据仿真结果而定），例：</p>
<p>1) 高速信号的电容反焊盘的做法：反焊盘做在零件面的参考平面层</p>
<img alt="高速信号的电容反焊盘的做法" data-align="center" data-entity-type="file" data-entity-uuid="c584bcdd-9ff9-4a92-ba8b-0233c89ce526" src="/sites/default/files/inline-images/02_25.png" />
<p>2) 高速信号的VIA反焊盘的做法：反焊盘区域不允许有其它的信号线进入此区域</p>
<p>PADS中的反焊盘是画禁布区，禁布所有层的灌铜和平面区域，大小如下图所示</p>
<img alt="PADS中的反焊盘是画禁布区" data-align="center" data-entity-type="file" data-entity-uuid="7846b6a1-f955-40a6-a51b-7394cffc4cb0" src="/sites/default/files/inline-images/03_21.png" />
<p>文章转载自： <a href="javascript:void(0);" id="js_name">EDA设计智汇馆</a></p>