<p><em>作者：周伟 一博科技高速先生团队队员，来源：<a href="https://mp.weixin.qq.com/s/j-hM_nJdJ9dEfqjlW373ww">高速先生</a></em></p>
<p>差分电容？没看错吧，有这种电容吗？当然是没有的，只是这个电容并联在差分信号P/N中间，所以我们习惯性的叫它差分电容罢了。如下图一中红色框中所示即我们今天的主角，下面容我慢慢给大家介绍。</p>
<p><img alt="差分电容" data-entity-type="file" data-entity-uuid="f7a26bc4-a76c-4e51-8665-dda1b85c8650" src="/sites/default/files/inline-images/%E5%9B%BE1_86.png" /></p>
<p><em>图一</em></p>
<p>大家看到它是否有种似曾相识又不曾见过的感觉？确实，它只不过是一个普普通通的不起眼的电容罢了！但是，如果它真的只是一个普通的电容，高速先生也不屑拿出来和大家讲了，其实它普通的表面隐藏着很深的道道。到底有什么呢？嘘！一般人我不告诉他！</p>
<p>图一是Intel平台设计指导上经常可以看到的DDR3时钟拓扑结构，我们也经常会在仿真实践中去人为的添加这个差分电容，如下图二时钟信号一拖四所示为我们在设计中看到的一个真实案例。</p>
<p><img alt="无差分电容的时钟信号拓扑及波形" data-entity-type="file" data-entity-uuid="2b90fccd-963b-4339-b7d0-079091dd8c97" src="/sites/default/files/inline-images/%E5%9B%BE2_104.png" /></p>
<p><img alt="无差分电容的时钟信号拓扑及波形" data-entity-type="file" data-entity-uuid="9b6cab48-58ff-45d3-ba48-d038dfb9b5f6" src="/sites/default/files/inline-images/%E5%9B%BE3_90.png" /></p>
<p><em>图二 ：无差分电容的时钟信号拓扑及波形</em></p>
<p>虽然看起来这个波形还凑合，没有太大的问题，但还是有优化的余地（工程师的强迫症又来了，真是伤不起啊！），可以通过在前端并联一个电容来优化，如下图三所示为并联了2.2pF差分电容后的拓扑结构和仿真波形。</p>
<p><img alt="有差分电容的拓扑结构和波形" data-entity-type="file" data-entity-uuid="65f3169c-bc38-43be-bc0c-bb29a014c887" src="/sites/default/files/inline-images/%E5%9B%BE4_65.png" /></p>
<p><img alt="有差分电容的拓扑结构和波形" data-entity-type="file" data-entity-uuid="dbf51c98-c55e-4b9d-afc7-9aac245b7dbe" src="/sites/default/files/inline-images/%E5%9B%BE5_58.png" /></p>
<p><em>图三 ：有差分电容的拓扑结构和波形</em></p>
<p>在前端加了差分电容后，虽然上升沿有微小的变缓，但波形真的是呈现了一个完美的正弦波曲线，振荡消除了，实在是苦逼的工程师们居家（埋头实验室）旅行（客户现场出差）、杀人灭口（消除反射等）之必备良方。此优化设计也已经投入使用，在加了这个电容后系统能稳定运行在800MHz的频率，如果没有焊接这个电容，系统只能稳定运行在667MHz,运行到800MHz时系统时有错误发生。</p>
<p>看到这里，一些脑洞大开的工程师可能会问，这个电容的位置有什么讲究吗？我可不可以把这个电容放在最后面那个颗粒？高速先生就喜欢有人提这种高质量的问题。下面还是看看仿真结果吧。</p>
<p>首先看看将电容放在第一个颗粒处的仿真结果，如下图四所示。</p>
<p><img alt="电容在第一个颗粒处的拓扑和波形" data-entity-type="file" data-entity-uuid="67937283-008b-4e28-b3ce-1fc6ed7a139f" src="/sites/default/files/inline-images/%E5%9B%BE6_52.png" /></p>
<p><img alt="电容在第一个颗粒处的拓扑和波形" data-entity-type="file" data-entity-uuid="53c80562-946e-4a95-b37c-27b47aff73a8" src="/sites/default/files/inline-images/%E5%9B%BE7_42.png" /></p>
<p><em>图四：电容在第一个颗粒处的拓扑和波形</em></p>
<p>可以看出此时波形已经没有放在前端（靠近发送芯片端）时的完美了，甚至出现了振荡的小苗头。接着把电容放在最后一片颗粒处，仿真结果如下图五所示。</p>
<p><img alt="电容在最后处的拓扑和波形" data-entity-type="file" data-entity-uuid="20c25485-519f-4926-ac44-7681df8161aa" src="/sites/default/files/inline-images/%E5%9B%BE8_29.png" /></p>
<p><img alt="电容在最后处的拓扑和波形" data-entity-type="file" data-entity-uuid="180b566e-7774-4a2a-9ee4-e8139cffcf59" src="/sites/default/files/inline-images/%E5%9B%BE9_29.png" /></p>
<p><em>图五：电容在最后处的拓扑和波形</em></p>
<p>此时波形振荡甚至比没有电容的效果还明显，仿真结果表明此电容还是不要放在末端为好，最好的位置还是靠近发送端吧。</p>