<p><em>作者：李崇伟，来源：志博PCB</em></p>
<p><strong>串扰是什么？</strong></p>
<p>串扰是指在一根线上有信号通过的时候，在PCB相邻的信号钱，如走线，导线，电缆束及任意其他易受电磁场干扰的电子元件上感应出不希望有的电磁耦合，串扰是由网络中的电流和电压产生的，类似于天线耦合。</p>
<p>串扰是电磁干扰传播的主要途径，异步信号线，控制线，和I\O口走线上，它会使电路或者元件出现功能不正常的现象。</p>
<p>串扰中的信号耦合分为容性耦合和感性耦合，通常感性串扰占的比例大于容性串扰。</p>
<p>在PCB布线中，避免串扰的设计和布线技术有：</p>
<ol>
<li>根据功能分类逻辑器件系列，保持总线结构被严格控制</li>
<li>元件间的物理距离最小化</li>
<li>最小化布线走线长度，必要时可采用JOG方式布线，即对平行线长度很长的两根信号线，在布线时，可以间断式地将间距拉开，这样既可以节省布线资源，也可以有效的抑制串扰</li>
<li>元件要远离I/O口互联接口及其它易受数据干扰及耦合影响的区域</li>
<li>对阻抗受控走线或者频谱能量丰富的走线提供正确的终端</li>
<li>避免相互平行的走线布线，提供走线间足够的间隔（最小化电感耦合）</li>
<li>相邻层上的布线要相互垂直（防止层间电容耦合）</li>
<li>降低信号到地的参考距离间隔</li>
<li>降低走线阻抗和信号驱动电平</li>
<li>隔离布线层（背板层叠设计）</li>
<li>将高噪声发射体（时钟，I/O，高速互连）分割或隔离在不同的布线层上。</li>
<li>高速信号线在满足条件的情况下，提供正确的终端电阻</li>
<li>将长时钟走线和高速并行走线更接近参考层</li>
<li>对于微带线和带状线，走线高度限制在高于地平面10mil以内</li>
<li>在布线空间允许的条件下，在串扰严重的两条线之间插入一条地线。</li>
</ol>
<p>本文转载自：<a href="https://mp.weixin.qq.com/s?__biz=MzU1Nzc2NjMwMg==&mid=2247487076&am…;志博PCB</a></p>