高速PCB设计EMI之九大规则

周一, 17 十二月 2018 - 13:40

随着信号上升沿时间的减小及信号频率的提供，电子产品的EMI问题越来越受到电子工程师的关注，几乎60%的EMI问题都可以通过高速PCB来解决。以下是九大规则：

规则一：高速信号走线屏蔽规则
<img alt="规则一：高速信号走线屏蔽规则" data-align="center" data-entity-type="file" data-entity-uuid="f8af4754-67f8-4fd3-9adf-8d8021ecc55e" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%B8%80%EF%BC%9A%E9%AB%98%E9%80%9F%E4%BF%A1%E5%8F%B7%E8%B5%B0%E7%BA%BF%E5%B1%8F%E8%94%BD%E8%A7%84%E5%88%99.PNG" />
在高速的PCB设计中，时钟等关键的高速信号线，走线需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。

规则二：高速信号的走线闭环规则
<img alt="规则二：高速信号的走线闭环规则" data-align="center" data-entity-type="file" data-entity-uuid="218dfd93-495f-476a-805b-be3dd9239e34" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%BA%8C%EF%BC%9A%E9%AB%98%E9%80%9F%E4%BF%A1%E5%8F%B7%E7%9A%84%E8%B5%B0%E7%BA%BF%E9%97%AD%E7%8E%AF%E8%A7%84%E5%88%99.PNG" />
由于PCB板的密度越来越高，很多PCB LAYOUT工程师在走线的过程中，很容易出现一种失误，即时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。

规则三：高速信号的走线开环规则
<img alt="规则三：高速信号的走线开环规则" data-align="center" data-entity-type="file" data-entity-uuid="11520416-1d75-418b-b555-7b4ad3c3c126" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%B8%89%EF%BC%9A%E9%AB%98%E9%80%9F%E4%BF%A1%E5%8F%B7%E7%9A%84%E8%B5%B0%E7%BA%BF%E5%BC%80%E7%8E%AF%E8%A7%84%E5%88%99_0.PNG" />
规则二提到高速信号的闭环会造成EMI辐射，然而开环同样会造成EMI辐射。

时钟信号等高速信号网络，在多层的PCB走线的时候一旦产生了开环的结果，将产生线形天线，增加EMI的辐射强度。

规则四：高速信号的特性阻抗连续规则
<img alt="规则四：高速信号的特性阻抗连续规则" data-align="center" data-entity-type="file" data-entity-uuid="8727d1e7-76b1-419c-be3f-9031cb02773e" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E5%9B%9B%EF%BC%9A%E9%AB%98%E9%80%9F%E4%BF%A1%E5%8F%B7%E7%9A%84%E7%89%B9%E6%80%A7%E9%98%BB%E6%8A%97%E8%BF%9E%E7%BB%AD%E8%A7%84%E5%88%99.PNG" />
高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射。也就是说，同层的布线的宽度必须连续，不同层的走线阻抗必须连续。

规则五：高速PCB设计的布线方向规则
<img alt="规则五：高速PCB设计的布线方向规则" data-align="center" data-entity-type="file" data-entity-uuid="9333c57b-ee50-4a0a-b290-7feac3858045" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%BA%94%EF%BC%9A%E9%AB%98%E9%80%9FPCB%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%B8%83%E7%BA%BF%E6%96%B9%E5%90%91%E8%A7%84%E5%88%99.PNG" />
相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射。

简而言之，相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。

规则六：高速PCB设计中的拓扑结构规则
<img alt="规则六：高速PCB设计中的拓扑结构规则" data-align="center" data-entity-type="file" data-entity-uuid="85f7c69b-3e0c-49c6-9923-966ad3ddfdb4" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E5%85%AD%EF%BC%9A%E9%AB%98%E9%80%9FPCB%E8%AE%BE%E8%AE%A1%E4%B8%AD%E7%9A%84%E6%8B%93%E6%89%91%E7%BB%93%E6%9E%84%E8%A7%84%E5%88%99.PNG" />
在高速PCB设计中，线路板特性阻抗的控制和多负载情况下的拓扑结构的设计，直接决定着产品的成功还是失败。

图示为菊花链式拓扑结构，一般用于几Mhz的情况下为益。高速ＰＣＢ设计中建议使用后端的星形对称结构。

规则七：走线长度的谐振规则
<img alt="规则七：走线长度的谐振规则" data-align="center" data-entity-type="file" data-entity-uuid="e470db92-98cd-4938-9b50-c744152f58a3" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%B8%83%EF%BC%9A%E8%B5%B0%E7%BA%BF%E9%95%BF%E5%BA%A6%E7%9A%84%E8%B0%90%E6%8C%AF%E8%A7%84%E5%88%99.PNG" />
检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。

规则八：回流路径规则
<img alt="规则八：回流路径规则" data-align="center" data-entity-type="file" data-entity-uuid="911b84c6-1ea0-42d5-be25-6a8d2f8dd10e" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E5%85%AB%EF%BC%9A%E5%9B%9E%E6%B5%81%E8%B7%AF%E5%BE%84%E8%A7%84%E5%88%99.PNG" />
所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。

规则九：器件的退耦电容摆放规则
<img alt="规则九：器件的退耦电容摆放规则" data-align="center" data-entity-type="file" data-entity-uuid="86484ef9-c5e2-438a-9cdb-bcf045785f97" src="/sites/default/files/inline-images/%E8%A7%84%E5%88%99%E4%B9%9D%EF%BC%9A%E5%99%A8%E4%BB%B6%E7%9A%84%E9%80%80%E8%80%A6%E7%94%B5%E5%AE%B9%E6%91%86%E6%94%BE%E8%A7%84%E5%88%99.PNG" />
退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。

文章转载自：电子技术应用