嵌入式系统PCB设计中的阻抗匹配与0欧电阻
judy -- 周一, 12/11/2017 - 10:47
1、阻抗匹配
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式;根据信号源频率阻抗匹配可分为低频和高频两种。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
1、阻抗匹配
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。根据接入方式阻抗匹配有串行和并行两种方式;根据信号源频率阻抗匹配可分为低频和高频两种。
通过本文了解LTE中阻塞干扰,杂散干扰,邻信道干扰,交调干扰,加性噪声干扰分析。
加性噪声干扰:干扰源产生在被干扰频段的噪声。包括干扰源的杂散、噪底、邻道、发射互调等噪声,加性噪声是通过功率直接叠加的方式作用于有用信号,它的存在却独立于有用信号,不管有没有有用信号,加性噪声始终存在于射频器件中,影响正常通信的质量。
电感是储能元件,多用于电源滤波回路、LC振荡电路、中低频的滤波电路等,其应用频率范围很少超过50MHz。对电感而言,它的感抗是和频率成正比的。这可以由公式:XL = 2πfL来说明,其中XL是感抗(单位是Ω)。例如:一个理想的10mH电感,在10kHz时,感抗是628Ω;在100MHz时,增加到6.2MΩ。因此在100MHz时,此电感可以视为开路(open circuit)。
开关电源的基本构成
开关电源采用功率半导体器件作为开关器件,通过周期性间断工作,控制开关器件的占空比来调整输出电压。
如:高频开关稳压电源的基本构成和原理图:
PCB设计 在不少人眼中是体力活,然而一直以来,一个方案的前期,我都是亲自布局布线,只有到了定型之后的一些修改才交给同事负责,但也会一一跟他们讲解为什么要这样布线。同事设计的pcb板,我也经常点评一番,指出缺失的地方,这样同事在PCB设计上都有较大的提高。
PCB层叠结构设计往往是原理图转到PCB设计大家考虑的第一步,也是PCB设计中至关重要的一步,板子层叠结构的好坏甚至直接关系到产品成本、产品EMC的好坏。下面就就简单的从PCB层数预估和可生产性两个方面介绍PCB层叠结构的设计。
1. PCB层叠结构预估
PCB层数设计主要可以从以下几个方面考虑
村田无源晶振使用的场合特别多,大部分电路中都会使用到,这也是工程师在做电路设计中,需要了解了注意的一些问题。首先我们需要了解村田无源晶振有哪些基本特性,其次,我们需要知道村田无源晶振在使用中的基本公式等。
影响无源晶振稳定性的主要有以下几个参数:驱动功率、负载电容和负性阻抗。
1.电容的种类
常用到的三种电容:铝电解电容、陶瓷电容和钽电容。
尽管现在的EDA工具很强大,但随着PCB尺寸要求越来越小,器件密度越来越高,PCB设计的难度并不小。如何实现PCB高的布通率以及缩短设计时间呢?本文介绍PCB规划、布局和布线的设计技巧和要点。 现在PCB设计的时间越来越短,越来越小的电路板空间,越来越高的器件密度,极其苛刻的布局规则和大尺寸的组件使得设计师的工作更加困难。
一、0欧姆电阻
重点介绍:模拟地和数字地单点接地