功率电子技术正在快速革新，新型材料和先进封装技术不断推动效率提升，并使更高功率密度成为可能。推动革新的关键因素之一，是先进封装技术的集成，例如：英飞凌的顶部散热（Top-Side-Cooled, TSC）Q-DPAK封装（见图1）。这类封装通过将散热路径与电气路径分离，显著提升了功率转换器的性能。传统上，硅基MOSFET和碳化硅MOSFET（如CoolMOS™和CoolSiC™）在功率转换领域一直占据主导地位，而如今，顶部冷却技术的优势已在硅基及碳化硅功率器件中得到广泛验证。该技术可提升能效、实现更快开关速度，并支持器件在更高温度下稳定运行。
封装设计在功率转换器优化中的作用
封装设计是决定功率转换器整体性能的关键因素之一（见图2）。对于Si MOSFETs和SiC MOSFETs而言，功率转换效率直接受到封装选择的影响。传统的底部散热（Bottom-Side-Cooled, BSC）封装在功率器件底部设置散热焊盘，通常需要借助额外的热通孔（thermal vias）和PCB调整来满足所需的散热性能。然而，这种设计在机械堆叠结构上对散热路径形成约束，从而增加了热管理的复杂性。
尽管传统的通孔（Through-Hole, THT）TO247封装也采用了类似的热堆栈结构，但在电气性能方面，难以与TSC封装匹敌。虽然两种方案在散热路径上较为接近，但由于电流在封装内部及相关PCB中的流动方式不同，TO247封装往往表现出更高的寄生电感。这些配置中增加的寄生电感会对开关速度和效率产生不利影响。相比之下，TSC封装能够实现更优的电流路径，并显著降低寄生效应，从而在热性能和电气性能两方面均带来改善。TO247封装中较高的寄生电感，通常限制了其在高频应用中的使用，而在这类应用中，高开关速度和低损耗尤为关键（见图3）。
诸如Q-DPAK等TSC封装还具备一项显著优势，即可在封装顶部直接连接散热器或液冷系统。这种设计将散热路径与电气路径分离，从而提升散热效率，并降低热阻。借助TSC技术，功率器件和栅极驱动器可以布置在PCB的同一侧，其中，栅极驱动器在理想情况下位于底部。相比之下，器件的散热器则位于顶部，从而为设计提供更大灵活性和系统级集成度。
热堆栈考虑因素：顶部冷却与底部冷却
顶部冷却和底部冷却之间的一个重要差异，体现在其对热堆栈的影响上。采用底部冷却时，热量需要通过PCB进行散发，散热焊盘位于封装底部，这不仅挑战散热效率，还需为热通孔预留额外PCB空间。此外，热量在PCB内部扩散会限制散热效率，并可能因器件局部积热而导致板上其他元件温升。
相比之下，采用顶部冷却时，散热系统可以直接安装在器件顶部，从而提升散热效率，并简化整体的热堆栈设计。散热系统可以集成在封装顶部，实现更加直接且高效的热传递。这使得设计人员能够创建更为紧凑的热堆栈方案，减少对复杂热通孔的依赖，并提升系统整体的散热性能（图4）。
此外，由于冷却路径与功率回路相互分离，顶部冷却为三维结构的设计提供了可能。这种分离对高功率密度设计而言大有裨益，因为在这类设计中，高效利用PCB面积至关重要。最终结果是功率转换器具备更佳的可靠性和热管理能力，从而在负载条件下，实现更高的功率密度和更优异的性能表现。
尽可能降低寄生电感：实现高速开关和高效率
在功率转换器优化过程中，最小化寄生电感和电容是主要挑战之一，特别是在高频开关应用中。这些寄生参数（寄生元件）会显著影响功率器件的开关行为，导致开关速度下降，并增加损耗。为了在功率转换系统中获得最佳性能，必须同时优化PCB布局以及转换器中所采用的开关单元（SW-Cell）配置。
开关单元的设计决定了功率器件、栅极驱动器和其他相关器件在PCB上的布局。在设计开关单元时，必须对电流路径、回路面积和整体布局进行周密考量，以降低寄生电感。降低寄生电感有助于实现更快的开关，从而通过降低损耗，来提升系统效率。
针对顶部冷却封装，通过将解耦电容布置在靠近功率器件的位置，可以对功率回路进行有效优化。这种配置能够最小化感性回路面积，从而降低寄生电感，并提高开关速度。相比之下，底部冷却系统往往由于需要额外的通孔，加上热管理方面的考量，难以达到同等程度的优化，这些因素可能导致寄生电感增加，并降低系统效率。
开关单元设计：面向特定应用的布局优化
高效的功率转换取决于开关单元的设计选择，该设计决定了功率器件及其相关器件在PCB上的布局方式（见图5）。
I-Loop开关单元是一种标准设计，其中MOSFET安装在PCB底面，其余器件位于PCB顶面。这种配置虽然适用于许多应用，但在最大限度地降低寄生电感方面，存在一定局限，特别是在高频系统中。
面积优化型I-Loop开关单元将栅极驱动输入级布置在MOSFETs的另一侧，从而优化PCB的可用空间。在保持较高开关性能的同时，该布局能够降低寄生电感，特别适用于对功率密度和紧凑设计要求较高的应用场景。
U-Loop开关单元通过将开关节点与DC+和DC-端子分别布置在PCB的两侧，将它们隔离开来。虽然这种设计适用于空间受限的应用场景，但由于电流路径布线优化不足，往往导致寄生电感较高，从而可能制约高频应用中的开关性能。
最后，分体式电容半桥开关单元专为零电压开关（ZVS）拓扑（如LLC转换器）而优化。这种设计将谐振电容分布在DC+和DC-端子之间，有助于提高换向效率，并降低开关损耗。然而，这种设计需要精细的布局和更多的器件数量，因此比其他设计更复杂。
系统级设计和热管理
功率转换器的性能不仅取决于电气布局，还与热设计和机械设计在系统层面的集成程度密切相关。热管理对于确保功率器件在安全温度范围内运行、防止热失控至关重要。
对于Q-DPAK等顶部冷却封装，由于散热器或冷却板可以直接安装到封装顶部，热管理得以显著简化。这种结构能够最大限度地降低热阻、提升散热效率，并减少对复杂热通孔（例如：底部冷却封装中常见的内嵌铜PCB）的依赖。得益于更优异的散热性能，功率转换器能够在不牺牲可靠性的前提下，实现更高功率密度运行。
机械设计同样至关重要，特别是在器件密度较高的系统中。合理设计的PCB布局有助于最大限度地降低机械应力，这对于保持电路板的结构完整性并确保功率转换器的长期性能至关重要。
实际测试：验证设计优化效果
为了验证上述设计策略的有效性，我们采用英飞凌的CoolMOS™和CoolSiC™ MOSFET（采用Q-DPAK TSC封装）构建了一款全桥评估板。该评估板采用4层PCB布局，并针对功率平面设计、垂直电流回路布线和磁场补偿进行了优化（见图6）。
系统级测试结果表明，优化布局后，功率回路电感降低至约7 nH，与仿真预测结果高度一致。这一结果表明，基于仿真的设计方法能够成功应用于实际的功率转换器中，从而实现更快的开关，并降低系统损耗。
此外，我们还通过对栅极驱动位置进行优化，尽可能降低寄生电容并确保信号完整性，从而进一步改善开关性能。这些结果验证了在基于SiC的功率转换器中，对电气布局和热管理进行优化的重要性。
结论
英飞凌的顶部冷却式Q-DPAK封装为基于CoolMOS™和CoolSiC™的功率转换器在功率密度和系统效率优化方面，提供了一种极具吸引力的解决方案。通过将散热路径和电气路径分离，TSC封装有效降低了寄生电感、提升了热性能，并实现了更高效的功率转换。
在高功率应用中，优化PCB布局、开关单元设计以及热管理策略，是充分释放碳化硅和硅MOSFET潜力的关键。通过合理的设计选择，功率转换器能够实现更高效率、更快开关速度和更高可靠性，从而为下一代功率电子产品奠定基础。
文章来源：英飞凌