提升开关频率（一） 芯导科技MOSFET工艺结构的发展与演进

平面 Plannar MOSFET结构

第一代功率MOSFET采用简单的平面结构，源极、漏极和栅极并排分布在半导体表面，栅极通过氧化层控制下方“导电沟道”的通断。这种结构的优势是工艺简单、成本低，奠定了功率MOSFET的基础，但在开关频率优化上存在先天短板。

平面 Plannar VDMOS 结构

平面VDMOS（垂直双扩散MOSFET）的出现实现了第一次关键升级，核心创新是将电流导通方向从平面横向改为垂直纵向，大幅优化了电流路径和器件集成度。其制造过程通过两次扩散工艺形成精准的沟道长度，且沟道长度与光刻精度无关，可实现更短沟道，同时采用多个单元并联设计，能增大沟道宽度、提升电流容量。

不过平面VDMOS仍存在局限，其结构等效于MOSFET与JFET的组合，漂移区相当于JFET的沟道，导致导通电阻仍相对较大，且高频下的寄生参数优化有限。此外，漂移区的宽度和掺杂浓度对性能影响显著，难以同时兼顾高耐压和低损耗，这也为后续沟槽栅结构的研发留下了改进空间。

沟槽栅 Trench MOSFET 结构

沟槽栅结构的出现打破了平面结构的局限，工程师们不再局限于硅片表面，而是把栅极埋进沟槽里，让导电沟道从平面的横向流动变成垂直方向的纵向导通，彻底改变了电流的流动路径。

这种立体设计对开关频率的优化效果立竿见影：一方面，沟槽结构大幅减小了栅极与漏极的重叠面积，栅漏寄生电容（Cgd）显著降低，充电放电速度加快；另一方面，沟槽结构能在单位面积内集成更多导电单元，形成并联的“微电流通道”，既降低了导通电阻，又提升了电流承载能力，为高频工作提供了基础。

凭借这些优势，沟槽栅MOSFET的开关频率一举突破到100kHz以上，成功应用于手机充电器、电脑电源等高频小型化设备中。

不过沟槽栅结构也存在矛盾：为了进一步降低导通电阻，需要增大硅片面积或增加沟槽密度，但这会导致其他寄生电容（如栅源电容Cgs）增大，反而限制频率提升。解决这一矛盾，就需要更精细的结构设计。

屏蔽栅 SGT MOSFET 结构

屏蔽栅结构成为高频优化的核心方案，它在沟槽栅的基础上增加了“屏蔽层”。具体来说，就是在栅极和漏极之间增设了一个导电的屏蔽层，并通过绝缘材料隔离，彻底隔绝了栅极与漏极之间的电场耦合。

屏蔽栅结构对开关频率的优化核心是它能把最影响开关速度的反向传输电容（Crss，主要由Cgd构成）降到极低水平。这意味着开关时的电荷损耗大幅减少，开关频率能轻松提升到500kHz以上。同时，屏蔽层还能均匀分散电场，减少高频工作时的电磁干扰（EMI），让器件在高频下更稳定——就像给高速行驶的车辆加了减震器，既快又稳。

根据应用场景不同，屏蔽栅还分为上下结构（适配低压场景）和左右结构（适配中压场景），进一步拓展了高频应用的范围。

超结 SJ MOSFET 结构

对于高压场景（500V以上），传统结构的MOSFET面临一个致命问题，即耐压越高，导通电阻会按电压的平方倍数增长，导致开关损耗剧增，根本无法实现高频工作。超结结构的问世，彻底打破了这一物理枷锁，实现了高压与高频的兼顾。

超结结构的核心创新是“电荷平衡”：在硅片的漂移区，通过精密工艺制作出P型和N型半导体交替排列的柱状结构，就像在“电流通道”两侧建了一排“电荷蓄水池”。这种结构能在高压下快速耗尽漂移区的载流子，既保证了高耐压性，又大幅降低了导通电阻——相比传统高压MOSFET，超结结构的导通电阻可降低一个数量级。

导通电阻的降低直接减少了开关损耗，让高压MOSFET的开关频率从传统的几十kHz提升到100kHz以上，成为光伏逆变器、服务器电源等高压高频设备的核心器件。