博客作者：Zachariah Peterson
如今，可以认为大多数PCB存在某种类型的信号完整性问题的风险，这种问题通常与高速数字设计相关。高速PCB设计和布局专注于创建不易受信号完整性、电源完整性和EMI/EMC问题影响的电路板设计。虽然没有任何设计能够完全避免这些问题，但通过遵循这些高速电路板设计指南，可以将其减少到不明显的程度，并且不会在最终产品中造成性能问题。
创建原理图并准备过渡到PCB布局后，您需要利用PCB设计工具中的特定功能来正确布局和布线。在您的PCB设计软件中，您将有机会在叠层中准备电源和接地平面布置、计算走线的阻抗曲线并查看叠层的PCB材料选项。高速设计的大多数方面都围绕PCB叠层设计和布线以确保信号和电源完整性，而一个合适的ECAD软件可以帮助您在这些领域取得成功。
高速数字设计基础知识
那么，什么是高速电路板设计？高速设计特指使用高速数字信号在元件之间传递数据的系统。高速数字设计与采用较慢数字协议的简单电路板之间的分界线是模糊的。用于将特定系统表示为“高速”的一般指标是系统中使用的数字信号的边沿速率（或上升时间）。大多数数字设计同时使用高速（快边沿速率）和低速（慢边沿速率）数字协议。在当今的嵌入式计算和物联网时代，大多数高速电路板都有一个用于无线通信和网络的RF前端。
尽管所有设计都从原理图开始，但高速PCB设计的主要部分集中在互连设计、PCB堆叠设计和布线上。如果您在前两个方面均取得成功，那么在第三个方面也很可能会成功。请阅读以下部分，了解如何着手高速设计，以及PCB设计软件的重要作用。
规划您的高速PCB叠层和阻抗
您为高速电路板创建的PCB叠层将决定阻抗以及布线的难易程度。所有PCB叠层都包括一组专用于高速信号、电源和接地平面的层，在叠层中分配层时需要考虑以下几点：
电路板尺寸和网数：电路板有多大，您需要在PCB布局中布线多少网。物理意义上较大的电路板可能有足够的空间允许您在整个PCB布局中布线，而无需使用多个信号层。
布线密度：在网数较高且电路板尺寸受限于较小区域的情况下，表层周围可能没有太多布线空间。因此，当走线靠得更近时，您将需要更多的内部信号层。采用较小的电路板尺寸可能会强制提高布线密度。
接口数量：有时每层仅布线一个或两个接口是很好的策略，具体取决于总线宽度（串联与并联）和电路板尺寸。将所有信号保持在同一层的高速数字接口中可确保所有信号看到一致的阻抗和偏斜。
低速和RF信号：您的数字设计中是否会有任何低速数字或RF信号？如果是这样，这些可能会占用表面层上可用于高速总线或元件的空间，并且可能需要额外的内部层。
电源完整性：电源完整性的基石之一是使用大型电源平面和接地层来满足大型集成电路所需的每个电压等级。这些应该放在相邻的层上，以帮助确保有高平面电容来支持去耦电容器的稳定电源。
PCB材料选项、层数和厚度
在设计PCB叠层之前，请考虑设计中容纳所有数字信号所需的层数。有几种方法可以确定这一点，但是这些方法依赖于一点数学知识以及在高速电路板设计方面的过往经验。除了上面列出的考虑层数的要点外，具有BGA/LGA封装的大型高速IC也可以决定所需的电路板尺寸。在进行BGA扇出时，每个信号层通常可以容纳2行，并且在构建叠层时确保在层数中包括电源层和接地平面层数。
附带大型多边形的FPGA上的BGA扇出用于在高速设计中供电
只要元件之间的线路不过长，FR4级材料通常可用于高速数字设计。如果布线确实变得过长，高速通道就会有过多损失，并且通道接收端的元件可能无法恢复信号。选择材料时要考虑的主要材料特性是PCB层压板的损耗角正切。通道几何形状也将决定损耗，但通常选择损耗角正切较低的FR4层压板是在较小型电路板中开始的好地方。
如果您的布线过长，则可能需要更专业的材料作为高速信号的基板。基于PTFE的层压板、偏光玻璃层压板或其他特殊材料系统是支持更大的高速数字电路板的不错选择，这些电路板的布线非常长且需要低插入损耗。370HR是一套适用于小型高速PCB的入门级高TG层压材料。对于较大的电路板，Megtron或Duroid层压板等材料也是不错的选择。在继续之前，请咨询您的制造商，确保您的材料选择和建议的堆叠是可制造的。
阻抗控制
只有在您创建拟议的叠层并与你的制造厂完成验证后，才能确定阻抗。制造商可以提议对PCB堆叠进行修改，例如替代的PCB材料选项或层厚度。在叠层上获得间隙并最终确定层厚度后，您就可以开始计算阻抗值。
阻抗通常使用公式或附带场求解器工具的计算器进行计算。设计中所需的阻抗将决定传输线的尺寸，以及与附近电源层或接地层的距离。传输线的宽度可以通过以下一些工具来确定：
使用附带场求解器的层堆叠管理器将为您提供最准确的结果，同时考虑到铜的粗糙度、蚀刻、不对称线路排列和差分对。计算出走线的阻抗曲线后，您需要在布线工具中将其设置为设计规则，以确保走线具备所需的阻抗。
高速电路板中传输线设计的阻抗计算。Altium Designer中的“层堆栈管理器”包含一个阻抗计算器，用于计算铜的粗糙度。
大多数高速信号协议，如PCIe或以太网，都使用差分对布线，所以您需要通过计算走线宽度和间距来设计成特定的差分阻抗。场求解器工具是计算任何几何形状（微带线、带状线或共面）的微分阻抗的最佳工具。场求解器工具的另一个重要结果是传播延迟，它将在高速布线过程中被用来执行长度调整。
对高速PCB进行布局规划
对于高速PCB布局中元件的布置位置，没有具体的规则或标准。一般来说，将最大的中央处理器IC放置在靠近电路板中心的位置是个好主意，因为它通常需要以某种方式与电路板上的所有其他元件连接。可将直接与中央处理器连接的较小IC放置在中央IC周围，以便元件之间的布线可以保持短而直接。然后，可在电路板周围放置外围设备，以提供所需的功能。
当主控制器IC放置在电路板的中心附近，而其他高速外围设备放置在其周围时，高速布局效果最佳。这是主板在电路板中央放置大型处理器的原因之一。Altium Designer中的MiniPC项目将其PCIe、DDR4、USB 3.0和以太网外围设备放置在中央FPGA SoC周围，因此布线更加容易。
放置元件后，您可以使用PCB设计工具来帮助您开始设计布线。这是高速数字电路设计的敏感部分，因为不正确的布线会破坏信号完整性。如果正确完成前面的步骤，则更容易实现信号完整性。您应该在PCB设计规则中设置阻抗曲线，以便设计中的任何布线均以正确的宽度、间隙和间距放置，在布线过程中保持受控阻抗。
布线、信号完整性和电源完整性
信号完整性始于设计电路板的特定阻抗值并在布局和布线期间保持该阻抗值。确保信号完整性的其他一些策略包括：
这些要点可以设置为布线工具的设计规则，这将有助于确保您遵守高速设计的最佳实践。
高速PCB布线
您在高速设计项目中设置的设计规则将确保您在设计布线时满足阻抗、间距和长度目标。此外，可以在您的布线中强制执行差分对布线中的重要规则，特别是最小化长度不匹配，以防止走线之间的偏移和强制间距，以确保满足差分阻抗目标。最好的布线工具将允许您将走线几何限制编辑为设计规则，从而确保性能。
长度调整用于跨并行总线和差分对中的走线之间，以确保时延匹配并消除接收器上所见信号之间的偏差。
高速PCB布线中最重要的一点是在走线附近放置接地平面。叠层应构建为在与阻抗控制信号相邻的层中具有接地平面，以便保持一致的阻抗并在PCB布局中定义清晰的返回路径。不应在接地层中的间隙或裂缝上放置走线，以避免产生EMI问题的阻抗不连续性。接地平面布置并不局限于确保信号完整性，它在电源完整性和确保稳定的电力输送方面也发挥着作用。
电源完整性
电源完整性是一个广泛的话题，与高速PCB设计高度相关。确保向高速元件提供稳定的功率在PCB设计中至关重要，因为电源完整性问题可能伪装成信号完整性问题。电源完整性侧重于向元件提供低噪声电力。PCB叠层和PDN的布局是决定数字设计中电源完整性水平的主要因素。如果成功完成，功率将输送到具有低噪声和电源轨上非常微弱的瞬态振荡的快速数字元件。设计具有良好电源完整性的高速PCB可确保低排放、低噪声功率输送，并消除高速互连中出现的一些SI问题。
适用于高速设计和布局的高级工具
一个优秀的高速PCB设计软件会将所有这些功能整合到一个应用中，而不是强迫您使用单独的工作流程来克服不同的设计挑战。高速PCB布局设计人员必须在前端执行大量工作以确保信号完整性、电源完整性和电磁兼容性，但是正确的高速布局工具可以帮助您将结果作为设计规则实施，以确保设计按预期执行。
更高级的PCB设计软件将与仿真应用对接，以帮助您执行符合行业标准的分析。一些仿真程序专门用于评估新设计中的信号完整性和电源完整性，以及检查PCB布局中的EMI。仿真在高速设计中非常有用，因为它们可以帮助用户在设计进入制造之前查明具体的SI/PI/EMI问题。一些示例包括返回路径跟踪、在走线中定位阻抗不连续性，以及为防止EMI而采用去耦电容器的理想布局。
使用高速设计软件完成您的物理布局
当您需要构建先进的高速数字系统，同时确保维持信号完整性和电源完整性时，请使用基于规则驱动设计引擎的最佳高速设计和布局工具集。无论您需要布局密集的单板计算机还是复杂的混合信号PCB，优秀的PCB布局工具将帮助您在创建高速PCB布局时保持灵活性。
使用深受电路设计师、布局工程师和SI/PI工程师信赖的Altium Designer® PCB 设计工具，以实现高速设计和布局。当设计完成并准备投入生产时，Altium 365™平台支持您轻松协作和共享您的项目。
本文转载自：Altium