电子设备的电子信号和处理器的频率不断提升，电子系统已是一个包含多种元器件和许多分系统的复杂设备。高密和高速会令系统的辐射加重，而低压和高灵敏度会使系统的抗扰度降低。
有人说过，世界上只有两种电子工程师：经历过电磁干扰的和没有经历过电磁干扰的。伴随着PCB走线速递的增加，电磁兼容设计是我们电子工程师不得不考虑的问题。
因此，电磁干扰实在是威胁着电子设备的安全性、可靠性和稳定性。我们在设计电子产品时，PCB板的设计对解决电磁干扰问题至关重要。
一、电磁干扰的定义
电磁干扰可分为辐射和传导干扰。辐射干扰就是干扰源以空间作为媒体把其信号干扰到另一电网络。而传导干扰就是以导电介质作为媒体把一个电网络上的信号干扰到另一电网络中。在高速系统设计中，集成电路引脚、高频信号线和各类接插头都是PCB板设计中常见的辐射干扰源，它们散发的电磁波就是电磁干扰，自身和其他系统都会因此影响正常工作。
二、针对电磁干扰的PCB板设计技巧
现今PCB板设计技巧中有不少解决电磁干扰问题的方案，例如：抑制涂层、合适的抑制零件和仿真设计等。常见的技巧如下:
2.1.共模干扰源
如在电源汇流排形成的瞬态电压在去耦路径的电感两端形成的电压降， 在电源层用低数值的电感，电感所合成的瞬态信号就会减少，从而减少电磁干扰。减少电源层到IC电源引脚连线的长度。使用3－6mil的PCB层间距和FR4介电材料。
2.2.电磁屏蔽
尽量把信号走线放在同一PCB层，而且要接近电源层或接地层。电源层要尽量靠近接地层。
2.3.零件的布局
布局的不同都会影响到电路的干扰和抗干扰能力。根据电路中不同的功能进行分块处理（例如解调电路、高频放大电路及混频电路等），在这个过程中把强和弱的电信号分开，数字和模拟信号电路都要分开。各部分电路的滤波网络必须就近连接，这样不仅可以减小辐射，这样可以提高电路的抗干扰能力和减少被干扰的机会。易受干扰的零件在布局时应尽量避开干扰源，例如数据处理板上CPU的干扰等。
2.4.布线的考虑
不合理的布线会造成信号线之间的交叉干扰，不能有走线贴近PCB板的边框，以免于制作时造成断线。电源线要宽，环路电阻便会因而减少。信号线尽可能短，并且减少过孔数目。拐角的布线不可以用直角方法，应以135°角为佳。数字电路与模拟电路应以地线隔离，数字地线与模拟地线都要分离，最后接电源地。
综合上述，减少电磁干扰是PCB板设计重要的一环，只要在设计时多往这一边想，自然在产品测验中会更易合格。
三、经验分享
经过多年设计工作经验总结出来的，在PCB设计中降低噪声与电磁干扰的一些窍门，在这里分享给大家：
- 能用低速芯片就不用高速的，高速芯片用在关键地方。
- 可用串一个电阻的办法，降低控制电路上下沿跳变速率。
- 尽量为继电器等提供某种形式的阻尼。
- 使用满足系统要求的最低频率时钟。
- 时钟产生器尽量近到用该时钟的器件。石英晶体振荡器外壳要接地。
- 用地线将时钟区圈起来，时钟线尽量短。
- I/O 驱动电路尽量近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
- MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
- 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
- 印制板尽量，使用45度折线而不用90度折线布线以减小高频信号对外的发射与耦合。
- 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
- 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
- 时钟、总线、片选信号要远离I/O 线和接插件。
- 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
- 对A/D 类器件，数字部分与模拟部分宁可统一下也不要交叉。
- 时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。
- 元件引脚尽量短，去耦电容引脚尽量短。
- 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
- 对噪声敏感的线不要与大电流，高速开关线平行。
- 石英晶体下面以及对噪声敏感的器件下面不要走线。
- 弱信号电路，低频电路周围不要形成电流环路。
- 信号都不要形成环路，如不可避免，让环路区尽量小。
- 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
- 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
文章转载自：润博信息科技